什么是小芯片？以及为什么它们对处理器的未来如此重要

虽然小芯片已经使用了几十年，但它们的使用很少，而且用于非常特定的目的。现在，它们处于技术的最前沿，全世界有数百万人在台式 PC、工作站和服务器中使用它们。

一家行业领导者最近利用 chiplet 重新获得了其在创新前沿的地位，很明显，chiplet 很快就会成为计算世界的标准。因此，坐下来了解小芯片以及它们为何如此重要的确切原因。

TL;DR：什么是小芯片？

小芯片是分段处理器。不是将每个部分整合到一个芯片中（称为单片方法），而是将特定部分制造为单独的芯片。然后使用复杂的连接系统将这些单独的芯片安装到一个封装中。

这种安排使得可以受益于最新制造方法的部件尺寸缩小，提高了工艺效率，并允许它们安装在更多组件中。

不能显着减少或不需要减少的芯片部分可以使用更老的和更经济的方法生产。

虽然制造此类处理器的过程很复杂，但总体成本通常较低。此外，它为加工商公司提供了一种更易于管理的途径来扩展其产品范围。

硅科学

要完全理解处理器制造商转向小芯片的原因，我们必须首先深入研究这些设备是如何制造的。 CPU 和 GPU 的生命始于由超纯硅制成的大圆盘，通常直径略低于 12 英寸（300 毫米），厚度为 0.04 英寸（1 毫米）。

这种硅晶片经过一系列复杂的步骤，形成多层不同的材料——绝缘体、电介质和金属。这些层的图案是通过称为光刻的过程创建的，其中紫外线照射通过图案的放大版本（掩模），然后通过透镜缩小到所需尺寸。

该图案以设定的间隔在晶圆表面重复出现，每一个最终都将成为一个处理器。由于芯片是矩形的，而晶圆是圆形的，因此图案必须与圆盘的周边重叠。这些重叠的部分最终被丢弃，因为它们没有功能。

完成后，使用应用于每个芯片的探针测试晶圆。电气检查结果可让工程师根据一长串标准了解处理器的质量。这个初始阶段称为芯片装箱，有助于确定处理器的“等级”。

例如，如果芯片打算用作 CPU，则每个部分都应正常运行，在特定电压下在设定的时钟速度范围内运行。然后根据这些测试结果对每个晶片部分进行分类。

完成后，晶圆被切割成单独的碎片，或“芯片”，可以使用。然后将这些芯片安装到类似于专用主板的基板上。在准备好分发之前，处理器会进行进一步的包装（例如，使用散热器）。

整个序列可能需要数周的制造时间，台积电和三星等公司对每个晶圆收取高额费用，根据所使用的工艺节点，价格在 3,000 美元到 20,000 美元之间。

“工艺节点”是用来描述整个制造系统的术语。历史上，它们以晶体管的栅极长度命名。然而，随着制造技术的改进和允许越来越小的组件，命名不再遵循模具的任何物理方面，现在它只是一种营销工具。

尽管如此，每个新的工艺节点都比其前身有优势。它的生产成本可能更低，在相同的时钟速度下消耗更少的功率（反之亦然），或者具有更高的密度。后一个指标衡量有多少组件可以容纳在给定的芯片区域内。在下图中，您可以看到 GPU（PC 中最大、最复杂的芯片）多年来的演变情况……

工艺节点的改进为工程师提供了一种提高其产品功能和性能的方法，而无需使用大而昂贵的芯片。但是，上图仅说明了部分情况，因为并非处理器的每个方面都能从这些进步中受益。

芯片内部的电路可分为以下几大类之一：

逻辑——处理数据、数学和决策
内存——通常是 SRAM，用于存储逻辑数据
模拟——管理芯片和其他设备之间信号的电路

不幸的是，虽然逻辑电路随着工艺节点技术的每一次重大进步而不断缩小，但模拟电路几乎没有变化，SRAM 也开始达到极限。

虽然逻辑仍然构成芯片的最大部分，但当今 CPU 和 GPU 中的 SRAM 数量近年来已显着增长。例如，用于其 Radeon VII 显卡的 AMD Vega 20 芯片总共有 5 MB 的一级和二级缓存。仅仅两代 GPU 之后，Navi 21 就拥有超过 130 MB 的各种缓存——比 Vega 20 高出 25 倍。

我们可以预期，随着新一代处理器的开发，这些水平将继续增加，但由于内存没有像逻辑一样缩小，因此在同一工艺节点上制造所有电路的成本效益将越来越低。

在一个理想的世界中，人们会设计一个裸片，其中模拟部分制造在最大和最便宜的节点上，SRAM 部件制造在一个小得多的节点上，逻辑保留用于绝对尖端技术。不幸的是，这实际上是无法实现的。但是，存在另一种方法。

分而治之

早在 1995 年，英特尔就推出了其原始 P5 处理器的后继产品 Pentium II。与当时的普通票价不同的是，在塑料屏蔽罩下方有一块电路板，其中装有两个芯片：主芯片，包含所有处理逻辑和模拟系统，以及一个或两个独立的 SRAM 模块，用作 2 级缓存。

英特尔制造了主芯片，但缓存来自其他公司。在 1990 年代中后期，这将成为台式 PC 的相当标准，直到半导体制造技术改进到逻辑、内存和模拟都可以集成到同一芯片中的程度。

虽然英特尔继续涉足同一封装中的多个芯片，但它在很大程度上坚持了所谓的处理器单片方法——即一个芯片用于一切。对于大多数处理器来说，不需要一个以上的芯片，因为制造技术非常熟练（而且价格合理）足以使其简单明了。

然而，其他公司对采用多芯片方法更感兴趣，最著名的是 IBM。 2004 年，可以购买 8 芯片版本的 POWER4 服务器 CPU，它包含四个处理器和四个高速缓存模块，全部安装在同一机身内（称为多芯片模块或 MCM 方法）。

大约在这个时候，术语“异构集成”(HI) 开始出现，部分原因是 DARPA（国防高级研究计划局）所做的研究工作。 HI 旨在分离处理系统的各个部分，在最适合每个部分的节点上单独制造它们，然后将它们组合到同一个包中。

如今，这被称为系统级封装 (SiP)，并且从一开始就是为智能手表配备芯片的标准方法。例如，Series 1 Apple Watch 在一个结构中包含一个 CPU、一些 DRAM 和 NAND 闪存、多个控制器和其他组件。

通过将不同的系统都放在一个芯片上（称为片上系统或 SoC），可以实现类似的设置。但是，这种方法不允许利用不同的节点价格，也不能以这种方式制造每个组件。

对于技术供应商而言，针对利基产品使用异构集成是一回事，但将其用于大部分产品组合则是另一回事。这正是 AMD 对其处理器系列所做的。 2017 年，这家半导体巨头以单芯片 Ryzen 桌面 CPU 的形式发布了 Zen 架构。几个月后，两条多芯片产品线 Threadripper 和 EPYC 首次亮相，后者拥有多达四个芯片。

随着两年后 Zen 2 的发布，AMD 完全接受了 HI、MCM、SiP——随便你怎么称呼它。他们将大部分模拟系统从处理器中移出，并将它们放入一个单独的芯片中。这些是在更简单、更便宜的工艺节点上制造的，而更先进的工艺节点用于剩余的逻辑和缓存。

因此，小芯片成为首选的流行语。

越小越好

为了准确理解 AMD 选择这个方向的原因，让我们看看下图。它展示了 Ryzen 5 系列的两款 CPU——左边的 2600，采用所谓的 Zen+ 架构，右边的 Zen 2-powered 3600。

两种型号的散热器都已拆除，照片是使用红外相机拍摄的。 2600 的单个管芯包含八个内核，尽管其中两个内核对于这个特定型号是禁用的。

3600 也是如此，但在这里我们可以看到封装中有两个裸片——顶部的核心复合裸片 (CCD)，用于容纳内核和缓存，以及位于顶部的输入/输出裸片 (IOD) 底部包含所有控制器（用于内存、PCI Express、USB 等）和物理接口。

由于两个 Ryzen CPU 都安装在同一个主板插槽中，因此两个图像基本上是按比例缩放的。从表面上看，3600 中的两个芯片的总面积似乎比 2600 中的单个芯片的总面积大，但外表可能具有欺骗性。

如果我们直接比较包含内核的芯片，就可以清楚地看到旧模型中模拟电路占用了多少空间——所有的空间都是围绕着金色内核和缓存的蓝绿色。然而，在 Zen 2 CCD 中，只有很少的芯片区域专门用于模拟系统；它几乎完全由逻辑和 SRAM 组成。

Zen+ 芯片面积为 213 mm²，由 GlobalFoundries 使用其 12nm 工艺节点制造。对于 Zen 2，AMD 保留了 GlobalFoundries 的 125 平方毫米 IOD 服务，但利用台积电卓越的 N7 节点来实现 73 平方毫米 CCD。

较新型号的芯片组合面积更小，同时还拥有两倍的 L3 缓存，支持更快的内存和 PCI Express。然而，chiplet 方法的最佳部分是 CCD 的紧凑尺寸使 AMD 可以在封装中安装另一个。这一发展催生了 Ryzen 9 系列，为台式机提供 12 核和 16 核型号。

更好的是，通过使用两个较小的芯片而不是一个大的芯片，每个晶圆可能会产生更多的芯片。在 Zen 2 CCD 的情况下，单个 12 英寸（300 毫米）晶圆可以生产比 Zen+ 型号多 85% 的芯片。

从晶圆上切下的切片越小，发现制造缺陷的可能性就越小（因为它们往往随机分布在圆盘上），因此考虑到所有这些因素，小芯片方法不仅给了 AMD 扩展其产品组合的能力，它的成本效益要高得多——相同的 CCD 可用于多种型号，每个晶圆可生产数百个！

从晶圆上取下的碎片越小，遇到制造缺陷的可能性就越小（因为它们往往随机分布在圆盘上）。因此，考虑到所有这些因素，chiplet 方法不仅使 AMD 能够扩展其产品组合，而且还更具成本效益。同一个 CCD 可以用于多个型号，每个晶圆生产数百个！

但如果这种设计选择如此有利，英特尔为什么不这样做呢？为什么我们没有看到它被用于其他处理器，比如 GPU？

跟随领导

为了解决第一个问题，英特尔确实采用了完整的小芯片路线，并且有望在其下一代名为 Meteor Lake 的消费级 CPU 架构中实现这一目标。自然地，英特尔的方法有些独特，所以让我们探讨一下它与 AMD 的方法有何不同。

使用术语块而不是小芯片，这一代处理器将以前的单片设计拆分为四个独立的芯片：

计算块：包含所有核心和二级缓存
GFX 磁贴：容纳集成 GPU
SOC tile：包含 L3 缓存、PCI Express 和其他控制器
IO tile：容纳内存和其他设备的物理接口

SOC 和其他三个 tile 之间存在高速、低延迟连接，并且它们都连接到另一个 die，称为中介层。该中介层为每个芯片供电并包含它们之间的走线。然后将内插器和四个贴片安装到附加板上，以封装整个组件。

与英特尔不同，AMD 不使用任何特殊的安装芯片，而是拥有自己独特的连接系统，称为 Infinity Fabric，用于处理小芯片数据交易。电力传输通过一个相当标准的封装运行，AMD 也使用了更少的小芯片。那么英特尔的设计为何如此呢？

AMD 方法的挑战之一是它不太适合超移动、低功耗领域。这就是为什么 AMD 仍然在该领域使用单片 CPU 的原因。英特尔的设计允许他们混合搭配不同的瓷砖以满足特定需求。例如，经济实惠的笔记本电脑的预算模型可以在任何地方使用小得多的磁贴，而 AMD 每种用途只有一个尺寸的小芯片。

英特尔系统的缺点是生产复杂且昂贵，尽管现在预测这将如何影响零售价格还为时过早。然而，两家 CPU 公司都完全致力于 chiplet 概念。一旦制造链的每个部分都围绕它进行设计，成本应该会降低。

关于 GPU，与裸片的其余部分相比，它们包含的模拟电路相对较少，但内部的 SRAM 数量正在稳步增加。这就是为什么 AMD 将其小芯片知识应用于其最新的 Radeon 7000 系列，Radeon RX 7900 GPU 包含多个芯片——一个大芯片用于内核和 L2 缓存，以及五六个微型芯片，每个芯片包含一片 L3 缓存和一个内存控制器。

通过将这些部件移出主芯片，工程师能够显着增加逻辑数量，而无需使用最新的工艺节点来控制芯片尺寸。然而，这一变化并没有扩大图形产品组合的范围，尽管它可能确实有助于降低总体成本。

目前，英特尔和 Nvidia 没有表现出效仿 AMD 的 GPU 设计的迹象。两家公司都使用台积电来承担所有制造职责，并且似乎满足于生产超大芯片，将成本转嫁给消费者。

然而，随着图形领域的收入稳步下降，我们可能会在未来几年内看到每个 GPU 供应商都采用相同的路线。

用小芯片获得摩尔

无论这些变化何时发生，基本事实是它们必须发生。尽管半导体制造技术取得了巨大进步，但每个组件可以缩小的程度有一个明确的限制。

为了继续提高芯片性能，工程师基本上有两个途径——添加更多逻辑，并提供必要的内存来支持它，以及提高内部时钟速度。关于后者，平均 CPU 多年来在这方面没有显着变化。 AMD 的 FX-9590 处理器，从 2013 年开始，在某些工作负载下可以达到 5 GHz，而其当前型号的最高时钟速度为 5.7 GHz（使用 Ryzen 9 7950X）。

英特尔最近推出了 Core i9-13900KS，能够在适当的条件下达到 6 GHz，但其大多数型号的时钟速度与 AMD 的相似。

但是，发生变化的是电路和 SRAM 的数量。前面提到的 FX-9590 有 8 个内核（和 8 个线程）和 8 MB 的 L3 缓存，而 7950X3D 拥有 16 个内核、32 个线程和 128 MB 的 L3 缓存。英特尔的 CPU 在内核和 SRAM 方面也有类似的扩展。

Nvidia 的第一款统一着色器 GPU，即 2006 年推出的 G80，在面积为 484 平方毫米的芯片中包含 6.81 亿个晶体管、128 个内核和 96 kB 的二级缓存。快进到 2022 年，当 AD102 推出时，它现在在 608 平方毫米的管芯面积内包含 763 亿个晶体管、18,432 个内核和 98,304 kB 的二级缓存。

1965 年，Fairchild Semiconductor 联合创始人戈登摩尔观察到，在芯片制造的早期，为了固定的最低生产成本，芯片内的元件密度每年翻一番。这一观察结果被称为摩尔定律，后来根据制造趋势被解释为“芯片中的晶体管数量每两年翻一番”。